Prof. Dr.-Ing. Josef Pösl - Detailinfo zu Abschlussarbeiten

OTH Amberg-Weiden

Fakultät Elektrotechnik, Medien und Informatik

Studiengang Industrie-4.0-Informatik

Bachelorarbeit

Student:	Simon Schißlbauer
Aufgabensteller:	Prof. Dr.-Ing. Josef Pösl
Durchgeführt in:	Firma
Betreuer (Hochschule):	Prof. Dr.-Ing. Josef Pösl , Prof. Dr.-Ing. Thomas Nierhoff
Abgabedatum:	9.2.2024

Thema
Entwicklung eines generischen Register Viewers für das ASIC Simulationswerkzeug Cadence Verisium

Thema (englisch)
Development of a generic register viewer for the ASIC simulation tool Cadence Verisium

Zusammenfassung
Zur Verifikation von ASICs wird das Simulationswerkzeug Cadence Verisium eingesetzt. Es ist ein Register-Viewer in der Programmiersprache Python zu entwickeln, der das Debugging der dort in einer Simulation angezeigten Register vereinfacht. Die Arbeit umfasst die Recherche nach bestehenden Debugging Ansätzen oder Tools, die die Visualisierung von Registerinhalten mit ähnlichen Lösungen adressieren. Geeignete Klassen und Objekte sind vorab mittels UML (Unified Modeling Language) zu entwerfen. Darüber hinaus sind mögliche Einschränkungen oder Herausforderungen zu erarbeiten, die während der Entwicklung des Register-Viewers Einfluss auf die Umsetzung haben könnten. Außerdem ist eine Dokumentation und ein User-Guide des Register-Viewers zu erstellen.

Schlüsselworte
Cadence Verisium

, Register Viewer

, ASIC Verifikation

Fachgebiete
Programmierung

, Simulation

Zur Übersicht (Schlüsselwort "Cadence Verisium")